阻抗匹配（impedance matching） 信号源内阻与所接传输线的特性阻抗大小相等且相位相同，或传输线的特性阻抗与所接负载阻抗的大小相等且相位相同，分别称为传输线的输入端或输出端处于阻抗匹配状态，简称为阻抗匹配。否则，便称为阻抗失配。有时也直接叫做匹配或失配。但是在另一方方面，也会出现阻抗不匹配的情况，下面我们就进行分析。
一、阻抗匹配条件
①负载阻抗等于信源内阻抗，即它们的模与辐角分别相等，这时在负载阻抗上可以得到无失真的电压传输。
②负载阻抗等于信源内阻抗的共轭值，即它们的模相等而辐角之和为零。这时在负载阻抗上可以得到最大功率。这种匹配条件称为共轭匹配。如果信源内阻抗和负载阻抗均为纯阻性，则两种匹配条件是等同的。
阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。
当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份绝对值相等而符号相反。这种匹配条件称为共扼匹配。
阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。史密夫图表上。电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。
二、阻抗匹配与阻抗不匹配解析
在高速设计阻抗控制和端接是基本的设计问题。而在射频设计中这早已是事实上的核心了。但一些数字电路工作频率甚至高于射频时却在其设计中忽略考虑了阻抗和端接。
阻抗不匹配在数字电路中产生的一些不利影响如下所示。
1. 数字信号在接收器件的输入端和发送器件的输出端来回反射。反射的信号在两边来回反弹直至最终完全被电阻所吸收。
2. 反射信号引入振铃信号沿着走线传播。振铃影响了信号的电压和时序，并严重影响了信号质量。
3. 一个不匹配的信号通路会导致信号辐射到环境中去。
由于阻抗不匹配产生的问题可以通过使用终端来减少。终端通常是一个或两个放置在信号线接收器附近的分立元件。一个简单的例子，终端是一个低值的串连电阻。
终端抑制了信号的上升时间，并吸收了部分反射能源。特别是要注意到，终端并不能完全消除由于阻抗不匹配而产生的破坏性的影响。但是通过仔细选择的配置和元件的值，一个终端可以非常有效地控制了信号完整性的效果。
并非所有的信号线都需要阻抗控制。一些标准，如Compact PCI需要特定的走线阻抗和（或）终端电阻。通过制订阻抗的要求，这些标准对减少反射，振铃和信号线的辐射是相当有效的。
其他标准没有对阻抗控制有具体的要求，留给设计者决定是否需要加阻抗控制。而决定的结果随设计的不同而不同，但它往往取决于信号线的长度（信号线延迟Td）和信号的上升时间（ Tr）。一个经常使用的规则是，当Td大于Tr的1/6的时候就对阻抗控制有要求了。
评论 (0)