时钟发生器的作用

时钟发生器是用来产生时钟信号的器件。常用于数字产品中，产品中所有的组件将随着所产生的时钟信号来同步进行运算动作。数字产品必须有时钟的控制，才能精确处理数字信号。若时钟不稳定，轻则造成数字信号传送上的失误，重则导致数字设备无法正常运作。

图片来源于网络

时钟发生器的作用

一、在主板启动时提供初始化时钟信号，让主板能够启动；

二、在主板正常运行时即时提供各种总线需要的时钟信号，以协调内存芯片的时钟频率。如果时钟发生器芯片或晶振坏了，系统可能不能启动，也可能不能正常运行。后者具体表现为突然莫名其妙地死机，有时运行正常有时又不正常等。如果怀疑是主板的时钟发生器有问题，最好送到专业维修店维修。

时钟发生器(clock generator)的电子组件，不断产生稳定间隔的电压脉冲，产品中所有的组件将随着这个时钟来同步进行运算动作。简单的说，数字产品必须要有时钟的控制，才能精确地处理数字信号，就好比生物的心跳一样。若时钟不稳定，轻则造成数字信号传送上的失误，重则导致数字设备无法正常运作。

时钟发生器的技术朝向高频化发展，以满足PC市场的需求，采用非挥发型硅氧化氮氧化硅(SONOS, SILICON oxide nitride oxide SILICON)技术，可制作出高效能的200MHz时钟组件，并可透过桌上型平台的编译程序直接进行编程。透过此编译工具的协助，系统设计人员甚至不需熟悉PLL技术，即可完成输入与输出时钟的设定，缩短产品上市前的设计时间。

如何选择合适的时钟发生器

系统考虑因素

采用MIMO（多输入多输出）架构的典型LTE（长期演进）基站如图1所示，该架构由多个发射器、接收器和DPD（数字预失真）反馈路径构成。各种发射器/接收器组件（如数据转换器（ADC/DAC））和本振（LO）要求采用低抖动参考时钟以提高性能。其他基带组件也要求各种频率的时钟源。

用于实现基站间同步的时钟源一般来自GPS（全球定位系统）或CPRI（通用公共射频接口）链路。这种源一般拥有优秀的长期频率稳定性；但它要求把频率转换成所需的本地参考频率，以实现良好的短期稳定性或抖动。高性能时钟发生器可执行频率转换操作并提供低抖动时钟信号，在此基础上，这些信号可能会分配给各种基站组件。选择最佳时钟发生器至关重要，因为欠佳参考时钟会增高LO相位噪声，结果会提高发射/接收EVM（误差矢量幅度）和系统SNR（信噪比）。高时钟抖动和噪底也会影响数据转换器，因为它会降低系统SNR并导致数据转换器杂散辐射，从而进一步降低数据转换器的SFDR（无杂散动态范围）。结果，低性能时钟源最终会降低系统容量和吞吐量。

时钟发生器技术规格

尽管关于时钟抖动的定义多种多样，但在数据转换器应用中，最合适的定义是相位抖动，其单位为时域psrms或fsrms。

数据转换器的性能

为了描述时钟噪声对数据转换器性能的影响，不妨将转换器视为一个数字混频器，二者仅存在一个细微差异。在混频器中，LO的相位噪声将添加到被混频的信号中。在数据转换器中，时钟的相位噪声将叠加到转换输出中，但受信号与时钟频率之比的抑制。时钟抖动会导致采样时间错误，表现为SNR下降。（时间抖动（T抖动）即是采样时间中的rms误差，单位为秒）

在有些应用中，可能会利用时钟滤波器来减少时钟信号的抖动，但这种方法存在显著的缺陷：

滤波器虽然可能会消除时钟信号的宽带噪声，但窄带噪声却保持不变。滤波器的输出通常是一个类似于正弦波的慢压摆率，会影响时钟信号对时钟路径内部噪声的敏感度。滤波器消除了灵活性，无法更改时钟频率以实施多个采样速率架构。

一种更实际的办法是用一个拥有快压摆率和高输出驱动能力的低噪声时钟驱动器来最大化时钟信号的斜率。这种方法可以优化性能，原因如下：消除时钟滤波器之后可以降低设计的复杂性，减少组件数量；快速上升时间会抑制ADC时钟路径内部的噪声；窄带和宽带噪声都可以通过选择最佳时钟源来优化。可编程时钟发生器可实现不同的采样速率，因而可以增加解决方案对不同应用的适应能力。